聯電與各大廠啟動W2W 3D IC專案
(記者謝政儒綜合報導)聯華電子今(31)日宣佈,已與合作夥伴華邦電子、智原科技、日月光半導體和Cadence成立晶圓對晶圓(wafer-to-wafer, W2W) 3D IC專案,協助客戶加速3D封裝產品的生產。此項合作案是利用矽堆疊技術,整合記憶體及處理器,提供一站式的堆疊封裝平台,以因應AI從雲端運算延伸到邊緣運算趨勢下,對元件層面高效運算不斷增加的需求。
此項與供應鏈夥伴共同推動的W2W 3D IC專案,目標在為邊緣運算AI應用於家用、工業物聯網、安全和智慧基礎設施等,對中高階運算力、可客製記憶體模組、及較低功耗的需求提供解決方案。該平台預計在2024年完成系統級驗證後就位,為客戶提供無縫接軌的製程。平台將解決各種異質整合之挑戰,包括邏輯和記憶體晶圓廠晶圓疊層規則的一致性、垂直晶圓整合的有效設計流程、及經過驗證的封裝和測試路徑。
各成員為合作案投入自有的3D IC專長:
聯電 – CMOS晶圓製造和晶圓對晶圓混合封裝技術
華邦電 – 導入客製化超高頻寬元件(Customized Ultra-Bandwidth Elements, CUBE)架構,用於強大的邊緣運算AI設備,實現在各種平台和介面上的無縫部署
智原科技 – 提供全面的3D先進封裝一站式服務,及記憶體IP和ASIC小晶片設計服務
日月光 – 晶圓切割、封裝和測試服務
Cadence – 晶圓對晶圓設計流程,提取矽穿孔(TSV)特性和簽核認證
聯電前瞻發展辦公室暨研發副總經理洪圭鈞表示,「透過此項跨供應鏈垂直整合的合作專案,聯電很榮幸與產業領導廠商一起,運用我們先進的異質整合W2W技術來協助客戶,達成3D IC在性能、尺寸和成本上具有的優勢,滿足新興應用的需求。異質整合將持續推進超越摩爾時代的半導體創新界限,聯電期待以優異的CMOS晶圓製造能力與先進的封裝解決方案,促成產業生態系統的完整發展。」
華邦電記憶體產品事業群副總經理范祥雲表示,「隨著AI持續從資料中心擴展到邊緣運算,邊緣設備將需要更高的記憶體頻寬來處理日益增加的資料工作負載。華邦電很榮幸成為合作案的記憶體夥伴,我們提供的客製化超高頻寬元件(CUBE)將使客戶能夠將定製的DRAM整合到3D封裝中,實現最佳的邊緣運算AI性能。」
智原科技營運長林世欽指出,「智原科技很榮幸成為3D IC合作案的創始成員,我們已與聯電和最優秀的封測廠商展開緊密合作,為我們的2.5D/3D先進封裝服務提供支援,而這項合作案是此一領域的重要延伸,展現客戶充分利用晶片整合的無限潛力。」
日月光研發中心副總經理洪志斌博士談到,「身為半導體生態系統的一員,日月光盡全力於與供應鏈夥伴合作,協助客戶優化其半導體設計和製造的效率。此項合作有助加速客戶的上市時間,同時透過整合技術之開發,實現在AI時代之卓越應用,確保獲利持續成長。」
Cadence數位與簽核事業群研發副總裁Don Chan表示,「隨著邊緣AI應用的持續普及,3D IC設計對客戶變得日益重要。身為此專案中唯一的EDA合作夥伴,Cadence已與聯電和智原科技展開密切合作,利用Cadence Integrity 3D-IC平台實現 3D IC 設計,並致力於協助客戶更快將產品推向市場。」